Filtre numérique à l'aide d'une équation récurrente dans FPGA

Question

Bonjour à tous,
Je souhaite implémenter un filtre numérique dans un FPGA (Virtex-II à 1 million de portes logiques).
Pour cela j'ai calculer mon équation récurrente qui est : S(n) = (1/b0)*[a0.E(n) + a1.E(n-1) + a2.E(n-2) - b1.S(n-1) - b2.S(n-2).
Je me suis dis qu'implémenter cette équation serait facile avec les registres à décalages mais finalement j'ai plutôt un problème avec le format des datas.
En effet, les coefficients calculés sont très petits. Par exemple a0 = 0,01226993865.
Et donc en utilisant le format FXP (virgule fixe), je dois mettre le format <+/-,39,2> : [-2,000000E+0 , -2,000000E+0]:7,275958E-12  , pour avoir la résolution adéquate à mes coefficients.
Le problème c'est que lors d'une multiplication, le nombre de bits "word length" (39 dans mon exemple) et "integer word length" (2) est doublé...
Avec un maximum de 64bits pour le "word length", j'atteins vite la limite...
Avez-vous une idée pour la mise en oeuvre de ce filtre ?
Une astuce à utiliser pour manipuler des nombres très petits dans un FPGA ?
Benjamin
Résolu !
Accéder à la solution.

Answer 1

Bon, voilà comment j'ai fais :
Depuis mon controleur, je multiplie par 2^15 mes coefficients puis je les envoie dans mon FPGA.
Et dans mon équation récurrente sur FPGA, je multiplie ma sortie par 2^(-15) !
Et le tour est joué !