Boolean crossing de la palette FPGA

Question

Le VI Boolean Crossing de la palette FPGA fonctionne t'il ? En tout cas ca n'a pas l'aire de fonctionné sur  le poste de travail.
J'essaye de faire une methode simple pour detecter un front montant 1 PPS avec une carte FPGA.
Merci

Answer 1

Après avoir effectué plusieurs tests et recherches, voilà les informations qui devraient vous être utiles:
 Tout d'abord, bien que vous puissiez accéder à ces informations à partir de l'aide de LabVIEW, voici un lien décrivant le VI Boolean Crossing:
http://zone.ni.com/reference/en-XX/help/371599F-01/lvfpga/boolean_crossing/
Voici également un lien vers un forum anglais dont le sujet était très proche du votre:
http://forums.ni.com/t5/LabVIEW/I-cannot-get-the-Boolean-Crossing-PtByPt-VI-to-give-me-an-output/m-p...
Comme expliqué dans le lien vers cet autre forum, le fait de placer une fonction d'attente ou un timer de boucle dans la boucle dans laquelle vous placez le VI Boolean Crossing est très important. En cas d'absence d'un minimum de temps d'attente ou de cadencement, d'une part le système va trop vite (et le changement d'état n'est pas visible) et d'autre part, cela monopolise le processeur et peut ralentir l'ordinateur. Ici, le VI s'exécutant sur un FPGA, vous n'êtes pas concernés par le deuxième point.
Je vous joins 2 VIs que j'ai construit comme exemples:
Dans l'un des deux, j'utilise une boucle while, j'initialise le Boolean Crossing à false et je choisis de détecter les 2 types de changements d'états (montants et descendants). Dans cette version, c'est l'utilisateur qui fait basculer l'état de l'entrée du VI.
Dans l'autre exemple de VI, j'ai utilisé une boucle cadencée, je n'ai pas initialisé le Boolean Crossing (il est naturellement initialisé lors de son appel) et je choisis de détecter seulement les changements d'états true->false. Pour cet exemple, je génère un signal carré en booléen grâce à un nœud de rétroaction en entrée du Boolean Crossing, ce qui exclut l'intervention de l'utilisateur.
J'ai utilisé dans chaque exemple une des façons de cadencer les boucles pour les VIs s'exécutant sur FPGA. Ces deux manières sont quasi-équivalentes ici. J'ai défini 500ms comme constante à chaque fois pour que vous puissiez visualiser les changements d'états de la LED mais vous pouvez réduire considérablement ce temps, le VI Boolean Crossing fonctionnera toujours (utilisez des sondes et animez l'exécution en mode débogage (appelée "mise au point") pour le vérifier)
L'un des fichiers est en version compatible avec LabVIEW 2009 tandis que l'autre ne peut être exécuté qu'avec LabVIEW 2010 (en raison de la présence du nœud de rétroaction).
Ajoutez l'un ou l'autre de ces VIs d'exemple sur votre FPGA dans un projet et vous pourrez alors constater le bon fonctionnement du Boolean Crossing.
Cordialement,
Jérémy C.
National Instruments France
#adMrkt{text-align: center;font-size:11px; font-weight: bold;} #adMrkt a {text-decoration: none;} #adMrkt a:hover{font-size: 9px;} #adMrkt a span{display: none;} #adMrkt a:hover span{display: block;}
Travaux Pratiques d'initiation à LabVIEW et à la mesure
Du 2 au 23 octobre, partout en France
Pièces jointes :
Boolean Crossing FPGA (boucle while) (LabVIEW 2009).vi ‏20 KB
Boolean Crossing FPGA autonome (boucle cadencée).vi ‏37 KB